芯片技術(shù)作為現(xiàn)代科技發(fā)展的核心驅(qū)動(dòng)力，其制程工藝逼近物理極限，使得芯片三維異質(zhì)集成來延續(xù)和拓展摩爾定律的重要性日趨凸顯。芯片三維互連技術(shù)及異質(zhì)集成能夠?qū)⒉煌δ苄酒谌S方向整合，提升芯片性能，為眾多領(lǐng)域提供高性能解決方案。在眾多技術(shù)探索中，金剛石因其卓越特性成為芯片技術(shù)發(fā)展的新希望。

          芯片三維互連技術(shù)

       通過垂直方向上的TSV/TGV技術(shù)與水平方向上的RDL技術(shù)的配合，對(duì)芯片進(jìn)行三維互連，可將不同尺寸、材料、制程和功能的Chiplet異質(zhì)集成到1個(gè)封裝體中。

       1、TSV技術(shù)：垂直互連的關(guān)鍵

       TSV主要用于垂直方向信號(hào)連接，Cu-TSV 應(yīng)用廣泛。其制造工藝包含深孔刻蝕、絕緣層及種子層形成、Cu填充和多余Cu去除等步驟。當(dāng)前TSV直徑約10μm，深寬比約10∶1，未來有望縮小至直徑1μm、深寬比20∶1。然而，小尺寸TSV加工面臨絕緣層和種子層均勻性及Cu填充難題，相關(guān)工藝和材料特性研究有待深入。

       2、TGV技術(shù)：低成本高潛力替代方案

       TGV是TSV的低成本替代，具有高頻特性好、工藝流程簡(jiǎn)單等優(yōu)勢(shì)，在射頻、光電和 MEMS器件封裝領(lǐng)域前景廣闊。其工藝流程包括盲孔制備、種子層沉積和電鍍填充。激光誘導(dǎo)濕法刻蝕是常用成孔方法，但存在側(cè)壁垂直度差、深寬比小等問題，且 TGV電鍍填充方式與TSV不同，相關(guān)理論研究缺乏。

       3、RDL技術(shù)：水平互連的核心

       RDL實(shí)現(xiàn)芯片水平方向互連，通過晶圓級(jí)金屬布線工藝改變I/O焊盤位置和排列。目前高密度RDL線寬/線間距約6μm，微孔直徑20μm，但為提高I/O密度，需發(fā)展 1μm線寬/線間距和更小直徑微孔的RDL。實(shí)現(xiàn)高密度RDL面臨光刻、微孔加工、低介電常數(shù)材料和工藝選擇等關(guān)鍵問題。

       異質(zhì)集成方案

       1、基于TSV及RDL的異質(zhì)集成方案

       晶圓級(jí)封裝：TSV用于傳感器封裝可減小尺寸、提高生產(chǎn)效率，硅基埋入扇出技術(shù)實(shí)現(xiàn)了芯片三維堆疊封裝，不同系統(tǒng)或功能芯片可集成在一個(gè)芯片中。

       2016年，華天科技有限公司開發(fā)出硅基埋入扇出（eSiFO）技術(shù)，使用硅片作為載體，將芯片置于在12英寸硅晶圓上制作的高精度凹槽內(nèi)，重構(gòu)出1個(gè)晶圓；然后采用可光刻聚合物材料填充芯片和晶圓之間的間隙，在芯片和硅片表面形成扇出的鈍化平面；再通過光刻打開鈍化層開口，并采用晶圓級(jí)工藝進(jìn)行布線和互連封裝。

       2.5D TSV轉(zhuǎn)接板異質(zhì)集成：2.5D TSV轉(zhuǎn)接板解決有機(jī)基板布線問題，實(shí)現(xiàn)多芯片高密度連接，臺(tái)積電CoWoS技術(shù)具代表性，已廣泛應(yīng)用于高性能計(jì)算領(lǐng)域。

       2011年，臺(tái)積電該技術(shù)通過芯片到晶圓工藝將芯片連接至硅轉(zhuǎn)接板上，再把堆疊芯片與基板連接，實(shí)現(xiàn)芯片－轉(zhuǎn)接板－基板的三維封裝結(jié)構(gòu)。該技術(shù)采用前道工藝在轉(zhuǎn)接板上制作高密度的互連線，通過轉(zhuǎn)接板完成多個(gè)芯片的互連，可以大幅提高系統(tǒng)集成密度，降低封裝厚度。 

       三維異質(zhì)集成：基于TSV和微凸點(diǎn)的3D集成技術(shù)用于存儲(chǔ)芯片，后拓展到邏輯芯片堆疊，英特爾和三星推出相關(guān)技術(shù)并實(shí)現(xiàn)量產(chǎn)。

       2019年，英特爾推出基于TSV和微凸點(diǎn)的新型3D集成技術(shù)Foveros，該技術(shù)能夠?qū)崿F(xiàn)邏輯芯片的面對(duì)面堆疊，首次將芯片堆疊從傳統(tǒng)的無(wú)源中介層和內(nèi)存等擴(kuò)展到高性能邏輯芯片。

       無(wú)凸點(diǎn)混合鍵合三維異質(zhì)集成：無(wú)凸點(diǎn)Cu/絕緣層混合鍵合解決微凸點(diǎn)微型化瓶頸，臺(tái)積電SoIC技術(shù)實(shí)現(xiàn)超高密度垂直互連，但面臨設(shè)計(jì)規(guī)則、平整度等挑戰(zhàn)。

       2015 年，索尼獲得Ziptronix 公司的混合鍵合技術(shù)授權(quán)，首次推出了基于無(wú)凸點(diǎn)混合鍵合的高性能圖像傳感器產(chǎn)品。半導(dǎo)體業(yè)界逐漸意識(shí)到混合鍵合將成為突破微凸點(diǎn)微型化瓶頸的有效途徑。

       2、基于玻璃基板的異質(zhì)集成方案

       TGV及RDL異質(zhì)集成：玻璃基板在傳輸性能、布線和成本上具優(yōu)勢(shì)，基于TGV及 RDL的異質(zhì)集成方案已用于多種芯片封裝，但玻璃散熱差，需改進(jìn)散熱設(shè)計(jì)。

       埋入玻璃式扇出型異質(zhì)集成：佐治亞理工學(xué)院和本文作者團(tuán)隊(duì)開發(fā)的相關(guān)技術(shù)實(shí)現(xiàn)邏輯和存儲(chǔ)芯片集成，在電源、超聲換能器和毫米波雷達(dá)芯片封裝中獲應(yīng)用，提升芯片性能和集成度。

       金剛石在三維互連技術(shù)及異質(zhì)集成中的應(yīng)用

       金剛石/銅復(fù)合材料：通過在金剛石顆粒上設(shè)計(jì)雙層結(jié)構(gòu)，采用真空熱壓法制備了高致密度、良好熱性能的金剛石/銅復(fù)合材料，改善了金剛石與銅基體之間的界面結(jié)合，獲得了高達(dá)721W/（m?K）的熱導(dǎo)率。

       金剛石與硅基半導(dǎo)體的集成：華為通過Cu/SiO2混合鍵合技術(shù)將硅基與金剛石襯底材料進(jìn)行三維集成，利用金剛石的高散熱性為三維集成的硅基器件提供散熱通道，提高器件的可靠性。

       厚膜氮化鎵與多晶金剛石異質(zhì)集成：中國(guó)科學(xué)院微電子研究所采用動(dòng)態(tài)入射角度的等離子體拋光技術(shù)和原位硅納米層沉積輔助的離子束表面活化鍵合方法，實(shí)現(xiàn)了厚膜GaN與多晶金剛石的異質(zhì)集成，鍵合率達(dá)~92.4%。

       金剛石半導(dǎo)體芯片研發(fā)：Diamond Foundry培育全球首個(gè)單晶金剛石晶圓，旨在解決人工智能、云計(jì)算芯片、電動(dòng)汽車電力電子器件和無(wú)線通信 芯片的熱挑戰(zhàn)。

       總結(jié)

       芯片三維互連和異質(zhì)集成技術(shù)發(fā)展迅速，多種技術(shù)方案已應(yīng)用或具應(yīng)用潛力，但仍面臨諸多挑戰(zhàn)。金剛石的引入為芯片技術(shù)帶來新機(jī)遇，國(guó)內(nèi)外研究和應(yīng)用展示其在提升芯片性能和功能方面的巨大潛力。未來，期待金剛石在芯片領(lǐng)域的深入研究和廣泛應(yīng)用，推動(dòng)芯片技術(shù)實(shí)現(xiàn)新突破，為科技發(fā)展注入新動(dòng)力。